



MI -SISTEMAS DIGITAIS

MARCO 2 - DRIVER

DISCENTES:

MARCOS VINICIUS DIAS OLIVEIRA

MATHEUS SILVA RODRIGUES

DOCENTE:

ANFRANSERAI MORAIS DIAS

SUMÁRIO

1. INTRODUÇÃO
2. FUNDAMENTAÇÃO TEÓRICA
3. DESENVOLVIMENTO
4. API
5. MÉTRICAS E TESTES

INTRODUÇÃO

REQUISITOS DO MARCO:

- CÓDIGO DO DRIVER QUE DEVE SER CAPAZ DE:
 - INICIALIZAR O HARDWARE
 - ENVIAR TODOS OS ARQUIVOS
 - INICIAR INFERÊNCIA
 - AGUARDAR FINALIZAÇÃO
 - LER RESULTADOS E MÉTRICAS
- DOCUMENTAÇÃO DA API
- TESTE MÍNIMO

ADAPTAÇÕES NO COPROCESSADOR

- COPROCESSADOR INSTANCIADO NA HPS
- CRIAÇÃO DE 3 PIOS
 - DATA_IN (32 bits)
 - DATA_OUT (32 bits)
 - SIGNALS (3 bits)

IP Catalog

Parameters

Project

- New Component...
- Other
- System

Library

- Basic Functions
- DSP
- Interface Protocols
- Low Power
- Memory Interfaces and Controllers
- Processors and Peripherals
- Qsys Interconnect
- Tri-State Components
- University Program

New... Edit... Add...

Hierarchy Device Family

soc_system [soc_system.qsys]

- clk
- data_in
- data_out
- hps_0_f2h_cold_reset_req
- hps_0_f2h_debug_reset_req
- hps_0_f2h_stm_hw_events
- hps_0_f2h_warm_reset_req
- hps_0_h2f_reset
- hps_0_hps_io
- memory
- reset
- signals
- clk_0
- data_in
- data_out
- fpga_only_master
- hps_0
- hps_only_master
- intr_capturer_0
- jtag_uart
- onchip_memory2_0
- signals
- sysid_qsys
- Connections

System Contents Address Map Interconnect Requirements

System: soc_system Path: data_out

Use

Connections

reset1

jtag_uart

clk

reset

avalon_jtag_slave

irq

fpga_only_master

clk

clk_reset

master

master_reset

intr_capturer_0

clock

reset_sink

avalon_slave_0

interrupt_receiver

clk_0

clk_in

clk_in_reset

clk

clk_reset

data_in

clk

reset

s1

external_connection

signals

clk

reset

s1

external_connection

data_out

clk

reset

s1

external_connection


Name	Description	Export	Clock	Base	End	IRQ	Tags
reset1	Reset Input	Double-click to export	clk1				
jtag_uart	JTAG UART IP	Double-click to export	clk_0				
clk	Clock Input	Double-click to export	[clk]				
reset	Reset Input	Double-click to export	[clk]	0x0002_0000	0x0002_0007		
avalon_jtag_slave	Avalon Memory Mapped Slave	Double-click to export	[clk]				
irq	Interrupt Sender	Double-click to export	[clk]				
fpga_only_master	JTAG to Avalon Master Bridge	Double-click to export	clk_0				
clk	Clock Input	Double-click to export	[clk]				
clk_reset	Reset Input	Double-click to export	[clk]				
master	Avalon Memory Mapped Master	Double-click to export					
master_reset	Reset Output	Double-click to export					
intr_capturer_0	Interrupt Capture Module	Double-click to export	clk_0				
clock	Clock Input	Double-click to export	[clock]				
reset_sink	Reset Input	Double-click to export	[clock]	0x0003_0000	0x0003_0007		
avalon_slave_0	Avalon Memory Mapped Slave	Double-click to export	[clock]				
interrupt_receiver	Interrupt Receiver	Double-click to export	[clock]				
clk_0	Clock Source		exported				
clk_in	Clock Input		clk_0				
clk_in_reset	Reset Input						
clk	Clock Output						
clk_reset	Reset Output						
data_in	PIO (Parallel I/O) IP	Double-click to export	clk_0				
clk	Clock Input	Double-click to export	[clk]	0x0000_0000	0x0000_000f		
reset	Reset Input	Double-click to export	[clk]				
s1	Avalon Memory Mapped Slave	Double-click to export					
external_connection	Conduit	data_in					
signals	PIO (Parallel I/O) IP	Double-click to export	clk_0				
clk	Clock Input	Double-click to export	[clk]	0x0000_0010	0x0000_001f		
reset	Reset Input	Double-click to export	[clk]				
s1	Avalon Memory Mapped Slave	Double-click to export					
external_connection	Conduit	signals					
data_out	PIO (Parallel I/O) IP						
clk	Clock Input	Double-click to export	clk_0				
reset	Reset Input	Double-click to export	[clk]	0x0000_0020	0x0000_002f		
s1	Avalon Memory Mapped Slave	Double-click to export	[clk]				
external_connection	Conduit	data_out					

Current filter:

Messages

Type	Path	Message
4 Warnings		
	soc_system.hps_0	"Configuration/HPS-to-FPGA user 0 clock frequency" (desired_cfg_clk_mhz) requested 100.0 MHz, but only achieved 97.368421 MHz
	soc_system.hps_0	"QSPI clock frequency" (desired_qspi_clk_mhz) requested 400.0 MHz, but only achieved 370.0 MHz
	soc_system.hps_0	1 or more output clock frequencies cannot be achieved precisely, consider revising desired output clock frequencies.
	soc_system.hps_0	HPS model no longer supports simulation for HPS FPGA Bridges.
6 Info Messages		
	soc_system.data_out	PIO inputs are not hardwired in test bench. Undefined values will be read from PIO inputs during simulation.
	soc_system.hps_0	HPS Main BU configuration is not supported

ESTRUTURA DO PROJETO



FUNDAMENTAÇÃO TEÓRICA

MMAP + ENDEREÇOS

- O driver usa /dev/mem e mmap para mapear a região física dos registradores em endereçamento virtual
- Base física: 0xFF200000
- Span : 0x1000
- OFFSET dos pios:
 - DATA_IN : 0x0000_0000
 - SIGNALS: 0x0000_0010
 - DATA_OUT: 0x0000_0020

SYSCALLS

- Solicitação de acesso privilegiado kernel
- Syscalls utilizadas:
 - #5 → open
 - #6 → close
 - #192 → mmap
 - #215 → munmap

AAPCS

- Uma norma para padronização do uso dos registradores
- Registradores:
 - r0-r3 (argumentos e retorno)
 - r4-r11 (callee-saved)
 - r7 (syscall)
 - r9 (mmap)
 - sp (stack pointer)


DESENVOLVIMENTO

MONTAGEM DE INSTRUÇÕES

- Foi feita uma função geral para montagem das instruções
- Essa função basicamente recebe como parâmetros:
 - Opcode
 - Endereço
 - Valor
 - Shift de endereço/valor
- Ela monta a instrução com shifts e então combinando os valores utilizando de OR, que é basicamente uma concatenação no caso

ENVIO DE INSTRUÇÕES

- Após montar a instrução, ela deve ser enviada
- Respeita o protocolo de handshake



INSTRUÇÕES DE LOAD

- A maioria segue o mesmo padrão
- Parâmetros:
 - R0 → OpCode
 - R1 → Endereço
 - R2 → Valor
 - R3/R4 → Shifts
- Enviam os parâmetros para a montagem e rodam em loop até o valor definido
- Em store_weights, apesar da separação em address e value, foi feita na mesma função, sendo enviados em sequência

START

- Envia uma instrução apenas com o opcode de start
- Utiliza polling para checar se deu erro ou done, checando no data_out

PULSE_WAIT

- Após pulsar clear e reset, faz 32 iterações em um loop para garantir a chegada do sinal
- Foi calculado com base no MHz da FPGA (50) e HPS (800)
- Esses sinais só são pegos na subida do clock, e como a HPS é muito mais rápida, é possível que o sinal não fosse capturado

API

DRIVER.H

- Foi criado um arquivo header, para ser a declaração das funções para serem utilizadas em C, ou seja, uma biblioteca
- As funções são: open, close, reset, start, result e load

INTERFACE EM C

- Foi criada uma interface em C para testes e métricas
- Ele solicita o número que espera ser predito, quantas vezes quer testar e ao fim apresenta um relatório

MÉTRICAS E TESTES

ROBUSTEZ

- Essa métrica verifica quantas inferências são corretas ou não
- Para criação desse teste foi feita uma variável que conta o número de dígitos corretos, ele então compara o resultado com o esperado, e se for correto, ele incrementa
- Ao fim calcula a porcentagem com base nos corretos e na quantidade de testes

LATÊNCIA

- Essa métrica verifica o tempo de uma inferência (desde o load da imagem)
- Utiliza da biblioteca `time.h`, onde usando de struct `timespec` e `clock_gettime`, ele consegue marcar o tempo inicial e final, e então é feito o cálculo da diferença em nanosegundos
- Mede o tempo incluindo `polling`, `handshake`, `wait`, etc

JITTER

- É o desvio padrão da latência
- Para isso guardo todas as latencias em um array, e depois calculo a diferença de cada uma em relação a média, e então o resultado é somado a variância (diferença²), e após isso é feito a fórmula do desvio padrão (raiz da (variância/teste))

THROUGHPUT

- Quantidade de inferências por segundo
- Aqui eu divido o número de testes pela latência total convertida em segundos



Terminal



```
389 Digito predito na inferência de nº 85 = 7
390
391 Digito predito na inferência de nº 86 = 7
392
393 Digito predito na inferência de nº 87 = 7
394
395 Digito predito na inferência de nº 88 = 7
396
397 Digito predito na inferência de nº 89 = 7
398
399 Digito predito na inferência de nº 90 = 7
400
401 Digito predito na inferência de nº 91 = 7
402
403 Digito predito na inferência de nº 92 = 7
404
405 Digito predito na inferência de nº 93 = 7
406
407 Digito predito na inferência de nº 94 = 7
408
409 Digito predito na inferência de nº 95 = 7
410
411 Digito predito na inferência de nº 96 = 7
412
413 Digito predito na inferência de nº 97 = 7
414
415 Digito predito na inferência de nº 98 = 7
416
417 Digito predito na inferência de nº 99 = 7
418
419 Digito predito na inferência de nº 100 = 7
```

```
-----mov r3, #0-----
```

MÉTRICAS DOS TESTES:

```
-----bl build_instruction-----
```

```
411
```

Robustez: 100.0%

Latência: 1745688 ns

Throughput: 572.84 inferencias/s

Desvio padrão: 1661301 ns

root@de1soc120:/home/aluno/marcos/Marco 2 - Driver#



Terminal



```
Digito predito na inferência de nº 9985 = 7
Digito predito na inferência de nº 9986 = 7
Digito predito na inferência de nº 9987 = 7
Digito predito na inferência de nº 9988 = 7
Digito predito na inferência de nº 9989 = 7
Digito predito na inferência de nº 9990 = 7
Digito predito na inferência de nº 9991 = 7
Digito predito na inferência de nº 9992 = 7
Digito predito na inferência de nº 9993 = 7
Digito predito na inferência de nº 9994 = 7
Digito predito na inferência de nº 9995 = 7
Digito predito na inferência de nº 9996 = 7
Digito predito na inferência de nº 9997 = 7
Digito predito na inferência de nº 9998 = 7
Digito predito na inferência de nº 9999 = 7
Digito predito na inferência de nº 10000 = 7
```

MÉTRICAS DOS TESTES:

Robustez: 100.0%

Latência: 195873 ns

Throughput: 5105.34 inferencias/s

Desvio padrão: 1299549 ns

root@de1soc120:/home/aluno/marcos/Marco 2 - Driver#

```
Digito predito na inferência de nº 86 = 7
Digito predito na inferência de nº 87 = 7
Digito predito na inferência de nº 88 = 7
Digito predito na inferência de nº 89 = 7
Digito predito na inferência de nº 90 = 7
Digito predito na inferência de nº 91 = 7
Digito predito na inferência de nº 92 = 7
Digito predito na inferência de nº 93 = 7
Digito predito na inferência de nº 94 = 7
Digito predito na inferência de nº 95 = 7
Digito predito na inferência de nº 96 = 7
Digito predito na inferência de nº 97 = 7
Digito predito na inferência de nº 98 = 7
Digito predito na inferência de nº 99 = 7
Digito predito na inferência de nº 100 =
```

MÉTRICAS DOS TESTES:

Robustez: 100.0%

Latência: 1745688 ns (19, #DATA_OUT)

Throughput: 572.84 inferencias/s

Desvio padrão: 1661301 ns (117, #ERROR)

root@de1soc120:/home/aluno/marcos/Marco 2

Título

Criar uma nota...





Terminal



Digito predito na inferência de nº 99985 = 7

Digito predito na inferência de nº 99986 = 7

Digito predito na inferência de nº 99987 = 7

Digito predito na inferência de nº 99988 = 7

Digito predito na inferência de nº 99989 = 7

Digito predito na inferência de nº 99990 = 7

Digito predito na inferência de nº 99991 = 7

Digito predito na inferência de nº 99992 = 7

Digito predito na inferência de nº 99993 = 7

Digito predito na inferência de nº 99994 = 7

Digito predito na inferência de nº 99995 = 7

Digito predito na inferência de nº 99996 = 7

Digito predito na inferência de nº 99997 = 7

Digito predito na inferência de nº 99998 = 7

Digito predito na inferência de nº 99999 = 7

Digito predito na inferência de nº 100000 = 7

MÉTRICAS DOS TESTES:

Robustez: 100.0%

Latência: -18313 ns

Throughput: -54604.40 inferencias/s

Desvio padrão: 1548452 ns

root@de1soc120:/home/aluno/marcos/Marco 2): Driver#

11. Testes de Funcionamento

11.1 Teste de Inicialização

Objetivo:

- Validar abertura de `/dev/mem`
- Validar `mmap`
- Confirmar acesso aos registradores

Procedimento:

...